问题:在高速系统设计中,下列哪种优化方案的目的不是为了提高系统的工作频率()A、流水线B、树型结构C、迟置信号后移D、资源共享...
Wednesday, May 1, 2024
问题:下列描述代码可综合的是()A、fork…joinB、assign/deassignC、if…else和caseD、repeat和forever...
Friday, December 22, 2023
问题:下列描述代码可综合的是()A、fork…joinB、assign/deassignC、if…else和caseD、repeat和forever...
Friday, December 22, 2023
Wednesday, May 1, 2024
Wednesday, May 1, 2024
问题:完整的条件语句将产生()电路,不完整的条件语句将产生()电路。...
Thursday, April 25, 2024
问题:元件实例语句“notif1#(1:3:4,2:3:4,1:2:4)U1(out,in,ctrl);”中截至延迟的典型值为()A、1B、2C、3D、4...
Thursday, March 7, 2024
问题:完整的条件语句将产生()电路,不完整的条件语句将产生时序电路。...
Wednesday, March 27, 2024
问题:随着EDA技术的不断完善与成熟,自顶向下的设计方法更多的被应用于()设计当中。...
Thursday, April 25, 2024
问题:下列哪些Verilog的基本门级元件是多输出()A、nandB、norC、andD、not...
Wednesday, May 1, 2024
问题:目前国际上较大的PLD器件制造公司有()和()公司。...
Wednesday, May 1, 2024
问题:为什么在Verilog语言中,其综合只支持次数确定的循环,而不支持次数不确定的循环?...
Tuesday, December 12, 2023
Thursday, April 25, 2024